芯片设计工程师(苏州)(J10114)

盛科通信

岗位职责

1. 根据规格书,撰写模块或者子系统的设计方案及文档; 2. 完成模块的RTL编码和IP集成设计,对模块做综合、时序优化; 3. 根据后端反馈改进模块设计和代码; 4. 支持负责模块的验证和硬件调试。

任职要求

1. 熟悉Verilog、Systemverilog、C语言等; 2. 熟悉VCS、VERDI、DVE等EDA仿真及调试工具; 3. 理工科专业毕业,有较强的解决问题的逻辑思路和方法论; 4. 具备快速学习能力和较强的沟通交流能力,能够熟练阅读英文专业文档; 5. 具备较强的抗压能力; 6. 有相关项目经验或实习经验者优先。
岗位信息来源于公开招聘渠道,仅作信息聚合展示。发布于 2026/7/18岗位编号 ksh688702_campus-190804352