先进封装设计工程师(J10123)
盛科通信
岗位职责
1.负责基于CoWoS-R/L/S三种架构的封装布线设计，优化高速信号与电源分布。
2.与芯片、系统团队协同完成2.5D/3D封装整体方案的制定和评估。
3.主导RDL/Silicon interposer的设计包括微凸块、TSV，DTC 等关键互连区域的Layout设计与设计规则检查。
4. 分析先进工艺下电气性能瓶颈，提出改进方案等。
任职要求
1 .本科及以上，电子，微电子，通信等相关专业；2年以上先进封装设计经验。
2. 精通Cowos-S Silicon interposert中介层的实际布线经验。
3. 熟悉Synoposys，Cadence 等先进封装设计所需要的EDA 软件。
4.了解 Chiplet,HBM 接口标准，有2.5D 封装 SIPI 优化经验者优先。