芯片数字后端工程师(J10138)

1、与前端设计团队紧密协作，负责从RTL到GDSII的完整中后端实现流程； 2、主导逻辑综合、SDC约束开发、Floorplan规划、Placement布局、CTS 时钟树综合及Routing布线等关键环节，确保物理实现质量； 3、熟悉后端签核流程，负责模块级或芯片级的物理验证、形式等价性验证、电源完整性分析及静态时序分析，确保各阶段交付满足标准； 4、从芯片物理实现角度，系统性开展面积优化、功耗优化、时序优化；针对关键路径与复杂模块，制定并落地PPA优化方案； 5、熟悉Memory IP选型及Foundry 工艺库特性；协同DFT与后端团队，完成 Memory相关的PPA优化及时序/功耗平衡； 6、负责中后端EDA工具流程的开发、优化与自动化，通过脚本与工具链整合，持续提升设计效率与交付质量。

学历背景：微电子、电子工程、通信、计算机等相关专业本科及以上学历; 工作经验：2年以上芯片中后端相关工作经验； 专业技能：扎实的数字电路分析基础，熟练掌握逻辑综合、物理设计、时序分析等中后端全流程，精通Tc/PerlV/Python等脚本语言，具备EDA工具流程自动化开发能力。 加分项: 1、具备3nm/4nm/5nm/6nm等先进工艺节点的中后端设计与流片经验; 2、具备芯片Top-Level中后端实现经验，涵盖综合、静态时序分析、功耗分析、物理验证等完整Sign-of流程; 3、具备大规模芯片逻辑综合经验，独立完成复杂系统的网表(Netlist)/SDC约束交付; 4、熟悉DFT物理实现、低功耗设计深度实践、3DIC/Chiplet 物理实现或大型SoC设计背景。