数字后端设计工程师

1. 负责芯片从Netlist到GDS输出的后端设计工作； 2. Floor plan，IO plan，power plan； 3. P&R 流程，Place，时钟树生成，布线，时序分析与修正； 4. 功耗分析，信号完整性分析，GDS输出与验证，DFM分析，寄生参数提取。

1. 大学硕士及以上学历，电子工程，微电子，计算机，通信等相关专业； 2. 熟悉布局布线、物理验证、静态时序分析、功耗分析，DFM分析，寄生参数提取等物理设计流程； 3. 熟练使用UNIX/LINUX操作系统，具备较好的TCL/Shell脚本编程能力； 4. 熟悉IC Compiler/Encounter/Calibre/等物理设计工具的使用； 5. 良好的团队精神，为人正直，工作态度端正，责任心强； 6. 英语CET-6级以上，能够熟练的阅读英文开发资料。 具备以下方向的相关实习或在校项目经历者优先： 1) 具有低功耗电路后端设计经验； 2) 具有65nm及以下工艺流片项目参与经验； 3) 熟悉逻辑综合、DFT、STA等ASIC流程实现方法。 现在申请 返回职位列表 收藏 热招职位 更多 >> 数字芯片设计工程师（DFT） 数字前端设计工程师（上海） 数字后端设计工程师 数字验证工程师（上海） 嵌入式软件工程师（上海） 长招职位 更多 >> ©2026  telink   京ICP备05051632号-16 京公网安备 11010802032024号隐私政策 Powered by