后端PD工程师（苏州）(J10124)

1.负责模块级/芯片级物理实现，包括布图布局，时钟树设计和绕线，解决模块的时序，拥塞等后端实现问题。 2.负责模块级/芯片级签核检查，包括STA，EMIR和PV。 3.评估和优化芯片的面积，性能，功耗和物理可实现性。 4.开发和完善物理实现的环境和流程。

1.精通PD物理实现，能解决复杂模块的时序，拥塞，时钟树设计等后端实现问题。 2.熟悉STA分析, 包括参数提取，标准制定，SI分析，时序把关与修复等。 3.熟悉EMIR分析，包括IR签核标准制定，violation修复等。 4.熟悉PV检查，物理版图修改与验证，包括ERC，DRC，LVS，PERC，DFM等。 5.具有优秀的学习能力，沟通能力和抗压能力，具有很强的责任心。 经验要求: 1.三年以上芯片后端工作经验，最好负责过全芯片级PD，STA，PV或PA工作。 2.有主流Foundry厂家(TSMC,Samsung,GlobalFoundry.UMC,SMIC)的28nm及以下的工艺节点流片经验。