前端设计工程师(NPU)-SOC方向【实习】
思特威
岗位职责
1. 定义和设计模块结构并编写design spec及test plan;
2. 使用verilog编写rtl级代码,并完成仿真验证;
3. 完成模块/SOC集成和综合,时序分析及后仿真;
4. 编写完整的设计和验证报告。
5. 完成芯片回片后的调试,协助解决量产问题。
任职要求
1. 电子类、集成电路、通信、自动化、测控仪器等相关专业优先,硕士及以上学历;
2. 熟悉Linux操作系统和Cadence软件;
3. 熟练掌握Verilog数字电路硬件编程语言;
4. 熟悉IC设计流程,熟悉FPGA验证平台优先考虑;
5. 有isp和外设接口ip,npu/cpu经验的优先考虑。
申请职位
允许3个月内投递4个职位,请选择适合的职位进行投递
京公网安备 11010802024479号京ICP备15060035号-3