硬件开发工程师（高速 SerDes 方向）

1. 高速电路设计 ● 负责高速 SerDes 链路的电路原理图设计，使用 Cadence Allegro/OrCAD 或 Altium Designer 完成信号完整性仿真（SI/PI）。 ● 主导 PCB Layout 设计，优化 SerDes 差分信号（如 PCIe 5.0/6.0、USB4、HDMI 2.1）的布线策略，确保眼图质量达标。 2. SerDes 链路调试 ● 搭建并调试 SerDes 芯片（如 DS92LV1224、MAX9291）的高速传输链路，解决信号完整性问题（抖动、串扰、阻抗不匹配）。 ● 使用示波器（如 Keysight DSOX1204G）、误码仪（如 Anritsu MP1800A）等工具进行链路性能测试与优化。 3. 硬件验证与文档 ● 配合测试团队完成原型验证，编写测试报告并推动问题闭环。 ● 输出硬件规格书、BOM 表、Layout 指南等标准化文档。 4. 技术协作与创新 ● 与芯片厂商、系统工程师协作，优化 SerDes 链路设计方案。

1. 教育背景 ● 本科及以上学历，电子信息工程、通信工程等相关专业。 2. 专业技能 ● 精通 Cadence Allegro/OrCAD 或 Altium Designer，熟悉 HyperLynx/SIwave 仿真工具。 ● 掌握 SerDes 链路设计原理，熟悉 MIPI,SPI 等协议的物理层规范。 ● 熟练使用示波器、误码仪等调试工具，具备眼图分析能力。 3. 经验要求 ● 3 年以上高速硬件开发经验，至少主导过 2 个量产项目的 SerDes 链路设计与调试。 4. 综合素质 ● 逻辑清晰，擅长系统性问题分析与调试，能独立解决高速信号完整性问题。 ● 英语读写流利，能快速理解芯片厂商的技术文档（如 TI SerDes 应用笔记）。