异构硬件下的深度学习编译优化技术探索

1. 负责基于MLIR/LLVM架构的深度学习编译器核心研发，实现从PyTorch/TensorFlow到异构芯片的自动降级、算子融合与代码生成。 2. 针对大模型场景设计图层级与算子层级优化，突破显存瓶颈，实现性能极致优化与训推吞吐量提升。 3. 开展软硬协同设计，定义下一代AI芯片指令集特性，通过编译反馈指导硬件微架构改进。 4. 构建统一异构计算中间表示（IR），屏蔽底层硬件差异，推动大模型在多种算力卡上的生态适配与落地。

1. 计算机体系结构、编译器、高性能计算等相关领域的本硕博在校生。 2. 精通C++/Python，深入理解LLVM/MLIR/GCC中至少一种编译框架的底层机制。 3. 熟悉CUDA/OpenCL/Triton等并行编程模型，具备GPU/NPU Kernel手写优化实战经验。 4. 深刻理解深度学习主流算子原理及Transformer类模型结构，具备极强的性能敏感度与调优能力。 5. 拥有TVM、XLA、IREE等开源编译器贡献经验，或大模型训推系统底层优化经验者优先。